台湾专利TW201301405A 半導體裝置及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
在包含氧化物半導體膜的電晶體中，包含用於捕捉來自氧化物半導體膜的氫(氫捕捉膜)及用於擴散氫的膜(氫可滲透膜)，藉由熱處理，氫從氧化物半導體膜經由氫可滲透膜轉移至氫捕捉膜。具體而言，包含氧化物半導體膜的電晶體的基部膜或保護膜具有氫捕捉膜及氫可滲透膜的堆疊層結構。此時，氫可滲透膜形成於接觸氧化物半導體膜的側上。之後，藉由熱處理，從氧化物半導體膜釋放的氫經由氫可滲透膜轉移至氫捕捉膜。
公开号:TW201301405A
申请号:TW101109510
申请日:2012-03-20
公开日:2013-01-01
发明作者:Yuki Imoto；Tetsunori Maruyama；Yuta Endo
申请人:Semiconductor Energy Lab；
IPC主号:H01L29-00

专利说明:
半導體裝置及其製造方法
本發明係關於設有包含例如電晶體等半導體元件的電路之半導體裝置。舉例而言，本發明係關於安裝在電源電路上的電力裝置；包含記憶體、閘流體、轉換器、影像感測器等等的半導體積體電路；以液晶顯示裝置、包含發光元件的發光顯示裝置等為代表的電光裝置；以及，電子裝置，在電子裝置上安裝有任何上述電路及裝置作為元件。
在本說明書中，半導體裝置通常意指能夠藉由利用半導體特徵來作用的裝置；電光裝置、發光顯示裝置、半導體電路、及電子裝置都包含於半導體裝置類別中。
如同液晶顯示裝置中典型上可見般，使用非晶矽、多晶矽、等等，製造很多形成於玻璃基底上的電晶體等等。雖然使用非晶矽形成的電晶體具有低的場效遷移率，但是，其可以形成在較大的玻璃基底上。另一方面，雖然使用多晶矽製造的電晶體具有高場效遷移率，但是其不適用於形成在較大的玻璃基底上。
除了使用矽製造的電晶體之外，近年來，使用氧化物半導體形成電晶體且將其應用至電子裝置或光學裝置的技術引起注意。舉例而言，專利文獻1及專利文獻2揭示使用氧化鋅或In-Ga-Zn-O為基礎的氧化物作為氧化物半導體以形成電晶體及使用電晶體作為顯示裝置的像素的切換元件等等之技術。
在氧化物半導體中，部份氫作為施子以釋放電子作為載子。當氧化物半導體中的載子濃度變高時，在無電壓施加至閘極下，在電晶體中形成通道。亦即，電晶體的電臨界電壓偏移至負方向。難以完全移除氧化物半導體中的氫；因此，也難以控制臨界電壓。
在專利文獻3中，揭示當氫添加於氧化物半導體膜中時，氧化物半導體的導電率增加約四至五數量級。此外，揭示氫從接觸氧化物半導體膜的絕緣膜擴散氧化物半導體膜中。 [專利文獻〕
[專利文獻1]日本公開專利申請號2007-123861
[專利文獻2]日本公開專利申請號2007-096055
[專利文獻3]日本公開專利申請號2008-141119
本發明的一實施例之目的是藉由授予包含氧化物半導體膜的電晶體穩定的電特徵，以製造高度可靠的半導體裝置。
本發明的一實施例之技術思想如下所述：在包含氧化物半導體膜的電晶體中，包含用於從氧化物半導體膜捕捉或吸收氫的膜(氫捕捉膜或氫吸收膜)以及用於擴散氫的膜(氫可滲透膜)，藉由熱處理，氫經由氫可滲透膜而從氧化物半導體膜傳送至氫捕捉膜。
具體而言，包含氧化物半導體膜的電晶體的基部膜或保護膜具有氫捕捉膜及氫可滲透膜的堆疊層結構。此時，氫可滲透膜形成在與氧化物半導體膜接觸的側上。之後，藉由熱處理，從氧化物半導體膜釋放的氫經由氫可滲透膜而傳送至氫捕捉膜。
注意，藉由在氧化物半導體膜與氫捕捉膜之間設置氫可滲透膜，能降低氧化物半導體膜的介面之近處中的氫濃度。
藉由授予包含氧化物半導體膜的電晶體穩定的電特徵，能製造高度可靠的半導體裝置。
於下，將參考附圖，詳述本發明的實施例。但是，本發明不限於下述說明，以及，習於此技藝者清楚可知，在不悖離本發明的精神及範圍之下，可以以各種方式修改此處所揭示的模式及細節。因此，本發明不應被解釋成侷限於下述實施例的說明。在參考圖式說明本發明的結構時，在不同圖式中共同使用相同的代號表示相同的部份。注意，相同的影線圖案應用至類似部份，且在某些情形中，類似的部份未以代號表示。
在說明本發明之前，將簡要地說明本說明書中使用的術語。首先，在本說明書中，電晶體的源極和汲極中之一稱為汲極，而另一者稱為源極。亦即，不會視電位位準來區別它們。因此，在本說明書中稱為源極的部份能替代地稱為汲極。
注意，在很多情形中，電壓意指預定電位與參考電位(例如接地電位)之間的電位差。注意，電壓也能稱為電位。
此外，即使當本說明書中寫成「被連接」時，仍然有真實電路中無實體連接且僅有佈線延伸的情形。
注意，在本說明書中，為了方便起見，使用例如「第一」及「第二」等序數，但這些序數並非代表步驟的次序或是層的堆疊次序。此外，本說明書中的序數並非代表指明本發明之特別名稱。 [實施例1]
在本實施例中，將參考圖1A至1C，說明本發明的一實施例的電晶體之實施例。
圖1A是電晶體的上視圖。延著圖1A中的虛線A-B之剖面及延著圖1A中的虛線C-D之剖面分別對應於圖1B中的剖面A-B及圖1C中的剖面C-D。
此處，將詳述圖1B中的剖面A-B。
電晶體包含基底100、基部膜102、氧化物半導體膜106、成對電極116、閘極絕緣膜112、及閘極電極104，基部膜102在基底100上且包含第一基部膜102a及第二基部膜102b，第二基部膜102b在第一膜102a上，氧化物半導體膜106在基部膜102上，成對電極116在氧化物半導體膜106上且部份地接觸氧化物半導體膜106，閘極絕緣膜112在氧化物半導體膜106及成對電極116上，閘極電極104與氧化物半導體膜106重疊而以閘極絕緣膜112設於其間。
此處，以氫捕捉膜用於第一基部膜102a，以及，氫可滲透膜用於第二基部膜102b。注意，藉由在氧化物半導體膜與氫捕捉膜之間設置氫可滲透膜，能降低氧化物半導體膜的介面之近處中的氫濃度。
使用含氮化銦(或銦)的氧氮化物膜，形成第一基部膜102a。具體而言，使用除了含有至少氮化銦之外還含氧化銦、氧化鎵、氧化鋅、氧化錫、氧化鋁、氧化鎢、氧化鉬、氧化鈦、氧化鉭、及氧化矽中至少之一或更多種的化合物材料。注意，氧氮化物意指氮替代包含在氧化物中的部份氧之化合物。
舉例而言，在第一基部膜102a中的氮濃度高於或等於0.01原子%且低於7原子%。含有氮濃度大於或等於0.01原子%且小於7原子%的氮化銦之氧氮化物具有高絕緣特性。或者，在第一基部膜102a中的氮濃度高於或等於7原子%且低於或等於20原子%。含有氮濃度大於或等於7原子%且小於或等於20原子%的氮化銦之氧氮化物在某些情形中當接合至氫時具有高導電率。此時，歸因於具有高絕緣特性的第二基部膜102b，能防止從成對電極116經由第一基部膜102a之電荷洩漏。注意，以X光光電子光譜術(XPS)分析，量化第一基部膜102a中的氮濃度。
含有氮化銦的氧氮化物膜中所有的部份氫釋放電子，作為載子。由於電子具有負荷，所以，以類似於從背閘極電極施加負偏壓的情形之方式，產生電場，以致於電晶體的臨界電壓偏移至正方向。在包含氧化物半導體膜的電晶體中，氧化物半導體膜中的部份氧空乏及部份氫釋放電子，作為載子，因而電晶體的臨界電壓趨向偏移至負方向。因此，在某些情形中，較佳的是藉由含有氮化銦的氧氮化物膜的負電荷而使電晶體的臨界電壓偏移至正向。注意，藉由控制第一基部膜102a中的氫濃度，調整負電荷的量。藉由第一基部膜102a中的氮濃度，調整第一基部膜102a中的氫濃度。
第一基部膜102a中的氫濃度大於或等於1x10¹⁹ cm^-3且小於或等於5x10²⁰ cm^-3，較佳地大於或等於1x10²⁰ cm^-3且小於或等於3x10²⁰ cm^-3。注意，以二次離子質譜術(SIMS)，量化第一基部膜102a中的氫濃度。
關於第二基部膜102b，使用具有高絕緣特性的氧化物膜。舉例而言，使用氧化矽膜或是氧氮化矽膜。注意，第二基部膜102b的厚度大於或等於0.5 nm且小於或等於15 nm，較佳地大於或等於2 nm且小於或等於5 nm。當第二基部膜102b的厚度較小時，能夠以更低溫度擴散氫。第二基部膜102b可以是藉由熱處理而釋放氧的膜。
此處，氧氮化矽意指含有的氧比氮更多的物質，氧氮化矽含有濃度範圍分別為高於或等於50原子%且低於或等於70原子%、高於或等於0.5原子%且低於或等於15原子%、高於或等於25原子%且低於或等於35原子%、以及高於或等於0原子%且低於或等於10原子%之氧、氮、矽、及氫。注意，上述範圍是使用拉塞福背散射光譜法(RBS)及氫前向散射(HFS)以執行測量的情形中之範圍。此外，構成元素的總百分比不超過100原子%。
氧化物半導體膜106中的氫濃度小於1x10¹⁹ cm^-3，較佳地小於或等於5x10¹⁸ cm^-3。以二次離子質譜術(SIMS)，量化氧化物半導體膜106中的氫濃度。
此處，鹼金屬不是構成氧化物半導體的元素，因而為雜質。此外，在鹼土金屬未構成氧化物半導體的情形中，鹼土金屬也是雜質。鹼金屬，特別是鈉，擴散至接觸結晶氧化物半導體之絕緣膜中且Na變成Na⁺。此外，在氧化物半導體膜中，鈉切斷或雜入包含於氧化物半導體中的金屬與氧之間的鍵。結果，舉例而言，發生導因於臨界電壓偏移至負向或是場效遷移率降低等電晶體電特徵劣化，例如，電晶體的常開狀態；此外，也造成電晶體的特徵變異。當氧化物半導體膜中的氫濃度足夠低時，導因於雜質的此電晶體的電特徵劣化及電特徵變異顯著地出現。因此，當氧化物半導體膜中的氫濃度低於或等於1x10¹⁸ cm^-3或低於或等於1x10¹⁷ cm^-3時，較佳地降低雜質濃度。具體而言，鈉濃度的測量值較佳地小於或等於5x10¹⁶ cm^-3，更較佳地為小於或等於1x10¹⁶ cm^-3，又更較佳地為小於或等於1x10¹⁵ cm^-3。此外，鋰(Li)的測量值較佳地小於或等於5x10¹⁵ cm^-3，更較佳地為小於或等於1x10¹⁵ cm^-3。此外，鉀(K)濃度的測量值較佳地為小於或等於5x10¹⁵ cm^-3，更較佳地為小於或等於1x10¹⁵ cm^-3。
包含上述氧化物半導體膜106的電晶體的關閉狀態電流能顯著地降低。舉例而言，在通道長度為3μm且通道寬度為1μm的電晶體之關閉狀態電流小於或等於1x10^-18A，小於或等於1 x 10^-21A，或小於或等於1 x 10^-24A。
對於氧化物半導體膜106，舉例而言，使用選自In、Ga、Zn、及Sn的二或更多種元素的材料。
使用能帶隙大於或等於2.5 eV，較佳地大於或等於3.0 eV之材料，以形成氧化物半導體膜106，以降低電晶體的關閉狀態電流。
關於用於氧化物半導體膜106的材料，舉例而言，可以使用任何下述材料：In-Sn-Ga-Zn-O為基礎的材料；In-Ga-Zn-O為基礎的材料、In-Sn-Zn-O為基礎的材料、In-Al-Zn-O為基礎的材料、Sn-Ga-Zn-O為基礎的材料、Al-Ga-Zn-O為基礎的材料、或Sn-Al-Zn-O為基礎的材料；In-Zn-O為基礎的材料、Sn-Zn-O為基礎的材料、Al-Zn-O為基礎的材料、Zn-Mg-O為基礎的材料、Sn-Mg-O為基礎的材料、In-Mg-O為基礎的材料、或In-Ga-O為基礎的材料；In-O為基礎的材料；Sn-O為基礎的材料；Zn-O為基礎的材料；等等。此處，舉例而言，In-Ga-Zn-O為基礎的材料意指含有銦(In)、鎵(Ga)、及鋅(Zn)的氧化物，且對於原子比例無特別限定。此外，In-Ga-Zn-O為基礎的材料可以含有In、Ga、及Zn以外的金屬元素。在此情形中，氧化物半導體膜106中的氧量較佳地超過化學計量成分比例。當氧量超過化學計量成分比例時，能夠抑制導因於氧化物半導體膜106中的氧空乏之載子產生。
注意，在以In-Zn-O為基礎的材料用於氧化物半導體膜106為例的情形中，設定其原子比例以致於In/Zn大於或等於0.5且小於或等於50，較佳地大於或等於1且小於或等於20，更較佳地為大於或等於1.5且小於或等於15。當Zn的原子比例在上述範圍中時，能夠增進電晶體的場效遷移率106。此處，當化合物的原子比例是In：Zn：O=X：Y：Z時，較佳地滿足Z>1.5X+Y的關係。
或者，可以使用以化學式InMO₃(ZnO)_m(m>0)表示的材料以用於氧化物半導體膜106。此處，M代表選自Ga、Al、Mn、及Co之一或更多金屬元素。舉例而言，M可為Ga、Ga及Al、Ga及Mn、Ga及Co、等等。
較佳的是，使用包含與包含於第一基部膜102a中的金屬元素相同的金屬元素之材料，以形成氧化物半導體膜106。這是因為在使用濺射法的情形中，藉由使用相同的靶，根據沈積氣體，分別地沈積這些膜，能夠降低材料成本及設備成本。舉例而言，在使用In-Ga-Zn-O為基礎的膜作為氧化物半導體膜106的情形中，使用In-Ga-Zn-O-N膜作為第一基部膜102a。
氧化物半導體膜106處於單晶狀態、多結晶(也稱為多晶)狀態、非晶狀態、等等。
氧化物半導體膜106較佳的是c軸對齊結晶氧化物半導體(CAAC-OS)膜。
CAAC-OS膜不完全是單晶的，也不完全是非晶的。CAAC-OS膜是具有晶體-非晶混合相結構的氧化物半導體膜，晶體-非晶混合相結構中晶體部份及非晶部份包含於非晶相中。注意，在大部份的情形中，晶體部份適合在一邊長小於100 nm的立方體內部。從穿透式電子顯微鏡(TEM)取得的觀測影像中，CAAC-OS膜中的非晶部份與晶體部份之間的邊界並不清楚。此外，藉由TEM，未發現CAAC-OS膜中的晶粒邊界。因此，在CAAC-OS膜中，抑制導因於晶粒邊界的電子遷移率的降低。
在包含於CAAC-OS膜中的每一晶體部份中，c軸對齊於與CAAC-OS膜的表面之法線向量、或是CAAC-OS膜形成處的表面之法線向量相平行的方向，形成從垂直於a-b平面的方向觀視為三角形或六角形的原子配置，以及當從垂直於c軸的方向觀視時，金屬原子以層疊方式配置或是金屬原子與氧原子以層疊方式配置。注意，在晶體部份中，一晶體部份的a-軸與b-軸的方向與另一晶體部份不同。在本說明書中，簡要的術語「垂直」包含從85°至95°的範圍。此外，簡要的術語「平行」含從-5°至5°的範圍。
在CAAC-OS膜中，晶體部份的分佈不一定是均勻的。舉例而言，在CAAC-OS膜的形成製程中，在從氧化物半導體膜的表面側開始晶體生長時，在氧化物半導體膜的表面之近處中晶體部份的比例高於某些情形中有氧化物半導體膜形成的表面之近處中的晶體部份的比例。此外，當雜質添加至CAAC-OS膜時，在某些情形中，在添加雜質的區域中之晶體部份變成非晶的。
由於包含在CAAS-OS膜中的晶體部份的c軸對齊於與CAAC-OS膜的表面之法線向量、或是CAAC-OS膜形成處的表面之法線向量相平行的方向，所以，c軸的方向可以視CAAC-OS膜的形狀(CAAC-OS膜形成處的表面之剖面形狀或是CAAC-OS膜的表面之剖面形狀)而彼此不同。注意，當形成CAAC-OS膜時，晶體部份的c軸方向是與CAAC-OS膜的表面之法線向量、或是CAAC-OS膜形成處的表面之法線向量相平行的方向。藉由膜形成或是執行例如膜形成後的熱處理等晶化處理，形成晶體部份。
藉由在電晶體中使用CAAC-OS膜，能減少導因於可見光或紫外光照射的電晶體電特徵變化。因此，電晶體具有高可靠度。
舉例而言，以電漿增強CVD法、濺射法、ALD法、等等，使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鋯、氧化釔、氧化鉿、等等中之一或更多，將閘極絕緣膜112形成為具有堆疊層結構或單層結構。藉由熱處理而釋放氧的膜較佳地用於閘極絕緣膜112。藉由使用因熱處理而釋放氧的此膜，能修復氧化物半導體膜106中產生的氧空乏，以及抑制電晶體的電特徵劣化。
此處，氮氧化矽意指含有的氮比氧更多的物質，舉例而言，氮氧化矽較佳含有濃度範圍分別為高於或等於5原子%且低於或等於30原子%、高於或等於20原子%且低於或等於55原子%、高於或等於25原子%且低於或等於35原子%、以及高於或等於10原子%且低於或等於25原子%之氧、氮、矽、及氫。注意，上述範圍是使用拉塞福背散射光譜法(RBS)及氫前向散射(HFS)以執行測量的情形中之範圍。此外，構成元素的總百分比不超過100原子%。
藉由熱處理以釋放氧意指轉換成氧原子的被釋放的氧量在熱脫附光譜(TDS)分析中大於或等於1.0 x 10¹⁸cm^-3，或大於或等於1.0 x 10²⁰cm^-3。
此處，於下述中將說明使用TDS分析，以測量被釋放的氧量之方法。
在TDS分析中被釋放的氣體量與強度的積分值成比例。因此，從測量的離子強度的積分值與標準樣品的參考值之間的比例，計算被釋放的氣體量。標準樣品的的參考值意指含有預定密度的原子之樣品中原子的密度相對於對應於原子的離子強度積分值的比例。
舉例而言，以作為標準樣品的含有預定密度之氫的矽晶圓的TDS分析結果以及絕緣層的TDS分析結果，根據等式1，找出來自絕緣膜的釋放的氧分子(No₂)的數量。此處，以TDS分析取得之具有32的質量數(質量對電荷比例)之所有氣體被假定為源於氧分子。被作為具有32的質量數之CH₃OH在不易存在的假設下，未被列入考慮。此外，包含氧原子的同位素之質量數為17或18的氧原子之氧分子由於在自然界中此分子的比例微小，所以，也未列入考慮。
No₂=N_H2/S_H2×S_O2×α (等式1)
N_H2是藉由將從標準樣品脫附之氫分子的數量轉換成密度而取得的值。S_H2是當標準樣品接受TDS分析時的離子強度之積分值。此處，標準樣的參考值設定為N_H2/S_H2。S_O2是當絕緣膜接受TDS分析時離子強度之積分值。α是TDS分析中影響離子強度的係數。關於等式1的細節，請參考日本專利公開專利申請號H6-275697。注意，使用含有1x10¹⁶ cm^-3的氫原子之矽晶圓作為標準樣品，以ESCO Ltd.製造的熱脫附光譜設備EMD-WA1000S/W，測量來自上述絕緣層的釋放的氧量。
此外，在TDS分析中，氧被部份地偵測為氧原子。從氧分子的離子化率，計算氧分子與氧原子之間的比例。注意，由於上述α包含氧分子的離子化率，所以，經由被釋放的氧分子的數目之估算，也能估算被釋放的氧原子的數量。
注意，N_O2是被釋放的氧分子的數量。被轉換成氧原子時被釋放的氧量是被釋放的氧分子的數目的二倍。
在上述結構中，藉由熱處理而使氧從其中釋放的膜可以是氧過量的氧化矽(SiO_X(X>2))。在氧過量的氧化矽(SiO_x(X>2))中，每單位體積的氧原子數目大於每單位體積的矽原子數目的二倍。以拉塞福背散射光譜術(RBS)，測量每單位體積之矽原子的數目及氧原子的數目。
藉由將氧從閘極絕緣膜112供應(或轉移)至氧化物半導體膜106，閘極絕緣膜112與氧化物半導體膜106之間的介面狀態密度能降低。結果，能夠抑制閘極絕緣膜112與氧化物半導體膜106之間的介面處導因於電晶體操作等等的載子捕陷；因而能夠取得具有較低電特徵劣化的電晶體。
此外，在某些情形中，在氧化物半導體膜106中因氧空乏而產生電荷。一般而言，氧化物半導體膜中的氧空乏的部份作為施子以釋放作為載子之電子。結果，電晶體的臨界電壓偏移至負方向。當從閘極絕緣膜112充份供應(或擴散)氧至氧化物半導體膜106時，能降低造成臨界電壓偏移至負方向之氧化物半導體膜中的氧空乏。
換言之，當設置因熱處理而釋放氧的膜作為閘極絕緣膜112時，能降低氧化物半導體膜106與閘極絕緣膜112之間的介面處的介面狀態密度、以及氧化物半導體膜106中的氧空乏。因此，氧化物半導體膜106與閘極絕緣膜112之間的介面處的載子捕陷影響降低。
較佳的是，降低氧化物半導體膜106中的氫濃度，而以此方式儘可能多地移除使電晶體的臨界電壓偏移至負方向之氧空乏。
對於基底100並無特別限定，只要具有至少能夠耐受稍後執行的熱處理之抗熱性即可。舉例而言，可以使用玻璃基底、陶瓷基底、石英基底、藍寶石基底、等等以作為基底100。或者，可以使用矽、碳化矽、等等製成的單晶半導體基底或多晶半導體基底；矽鍺等製成的化合物半導體基底；SOI(絕緣體上的矽)基底；等等能用作為基底100。又或者，可以使用又設有半導體元件的任何這些基底作為基底100。
又或者，可以使用可撓基底作為基底100。在該情形中，電晶體直接形成於可撓基底上。注意，關於用於在可撓基底上形成電晶體的方法，也有一方法，其中，在電晶體形成於上的非可撓基底上之後，將電晶體分離及轉移至基底100，基底100是可撓基底。在該情形中，分離層較佳地設於非可撓基底與電晶體之間。
使用下述材料之一或更多，將閘極電極104形成為具有單層結構或是堆疊層結構：鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、銅(Cu)、釔(Y)、鋯(Zr)、鉬(Mo)、銀(Ag)、鉭(Ta)、及鎢(W)、任何這些元素的氮化物、任何這些元素的氧化物、以及任何這些元素的合金。
雖然，在圖1A至1C中，閘極電極104未完全地遮蓋氧化物半導體膜106，但是，氧化物半導體膜106可以由閘極電極104完全地遮蓋以防止光造成氧化物半導體膜106的劣化以及防止光在氧化物半導體膜106中造成電荷產生。
使用用於閘極電極104之金屬膜、金屬氮化物膜、金屬氧化物膜、合金膜、等等，將成對電極116形成為單層結構或堆疊層結構。
當包含銅的膜用於成對電極116時，能降低佈線的電阻，以及，即使在大尺寸顯示裝置中，仍然能防止佈線延遲等等。在以Cu用於成對電極116的情形中，黏著性視基底100的材料而定；在此情形中，較佳的是採用使用膜的堆疊層，所述膜對基底100具有有利黏著性。可以使用包含Ti、Mo、Mn、Cu、或Al的膜，作為對基底100具有有利黏著特性的膜。舉例而言，可以使用Cu-Mn-Al合金。
接著，將參考圖7A至7D，說明圖1A至1C中所示的電晶體製造方法。
首先，藉由在基底100上依序地沈積第一基部膜102a及第二基部膜102b的堆疊，以形成基部膜102。接著，以濺射法等等，沈積氧化物半導體膜136(請參見圖7A)。
以電漿增強CVD法、濺射法、脈衝雷射沈積(PLD)法、原子層沈積(ALD)法、等等，沈積第一基部膜102a。舉例而言，在使用濺射法的情形中，使用至少包含氧化銦的靶。關於靶，除了氧化銦，還可以使用包含氧化鎵、氧化鋅、氧化錫、氧化鋁、氧化鎢、氧化鉬、氧化鈦、氧化鉭、及氧化矽中至少之一的材料。注意，至少氮可以含於沈積氣體中。關於沈積氣體，可以使用稀有氣體(例如氦、氖、氬、氪、或氙)及氧中至少之一。藉由以此方式沈積第一基部膜102a，包含至少氮化銦的第一基部膜102a中的氮濃度大於或等於0.01原子%且小於7原子%或是大於或等於7原子%且小於或等於20原子%。
以電漿增強CVD法、濺射法、脈衝雷射沈積(PLD)法、原子層沈積(ALD)法、等等，沈積氧化矽膜或氧氮化矽膜作為第二基部膜102b。
接著，處理氧化物半導體膜136以形成氧化物半導體膜106(請參見圖7B)。之後，以高於450℃且低於基底100的應變點之溫度，較佳地以高於或等於500℃且低於或等於650℃之溫度，執行熱處理，將氧化物半導體膜106釋放的氫經由第二基部膜102b轉移至第一基部膜102a。轉移的氫由第一基部膜102a捕捉。此時，氧化物半導體膜106中的氫濃度小於1x10¹⁹ cm^-3，較佳地小於或等於5x10¹⁸ cm^-3。第一基部膜102a中的氫濃度大於或等於1x10¹⁹ cm^-3且小於或等於5x10²⁰ cm^-3，較佳地大於或等於1x10²⁰ cm^-3且小於或等於3x10²⁰ cm^-3。注意，在設置因熱處理而釋放氧的膜作為第二基部膜102b的情形中，氧能因熱處理而從第二基部膜102b轉移至氧化物半導體膜106。因此，降低氧化物半導體膜106與第二基部膜102b之間的介面處之介面狀態密度及氧化物半導體膜106中的氧空乏。
接著，在氧化物半導體膜106上沈積導體膜，以及處理導體膜以形成接觸部份氧化物半導體膜106的成對電極116。然後，在氧化物半導體膜106及成對電極116上沈積閘極絕緣膜112(請參見圖7C)。以濺射法、電漿增強CVD法、PLD法、ALD法、蒸鍍法、印刷法、等等，使用上述材料，沈積導體膜以成為成對電極116。
接著，在閘極絕緣膜112上沈積導體膜，以及處理導體膜以形成與氧化物半導體膜106重疊的閘極電極104(請參見圖7D)。以濺射法、電漿增強CVD法、PLD法、ALD法、蒸鍍法、印刷法、等等，使用上述材料，沈積導體膜以成為閘極電極104。
注意，替代地，在形成閘極絕緣膜112或閘極電極104之後，執行類似於形成氧化物半導體膜106之後執行的熱處理之熱處理。
如上所述，氫從氧化物半導體膜106經由第二基部膜102b而轉移至第一基部膜102a，以及，轉移的氫由第一基部膜102a捕捉，因而形成高度純化的氧化物半導體膜106。因此，能製造電晶體的關閉狀態電流顯著地小且電特徵穩定之高度可靠的半導體裝置。
藉由導因於第一基部膜102a捕捉的部份氫而產生的負電荷之操作，電晶體的臨界電壓偏移至正方向。
經由上述製程，形成圖1A至1C中所示的電晶體。
接著，將參考圖2A至2C，說明結構不同於圖1A至1C中所述的電晶體之結構的電晶體。
圖2A至2C是電晶體的上視圖及剖面視圖。延著圖2A中的虛線A-B之剖面及延著圖2A中的虛線C-D之剖面分別對應於圖2B中的剖面A-B及圖2C中的剖面C-D。
於下，將詳述圖2B中的剖面A-B。
圖2A至2C中所示的電晶體包含基底100、基部膜102、成對電極216、氧化物半導體膜206、閘極絕緣膜212、及閘極電極204，基部膜102在基底100上且包含第一基部膜102a及第二基部膜102b，第二基部膜102b在第一膜102a上，成對電極216在基部膜102上，氧化物半導體膜206在成對電極216上且接觸至少部份成對電極216，閘極絕緣膜212在氧化物半導體膜206及成對電極216上，閘極電極204與氧化物半導體膜206重疊而以閘極絕緣膜212設於其間。此處，使用分別類似於成對電極116、氧化物半導體膜106、閘極絕緣膜112、及閘極電極104之方法及材料，形成成對電極216、氧化物半導體膜206、閘極絕緣膜212、及閘極電極204。
雖然，在圖2A至2C中，閘極電極204未完全地遮蓋氧化物半導體膜206，但是，氧化物半導體膜206可以由閘極電極204完全地遮蓋，以防止光造成氧化物半導體膜206的劣化以及防止光在氧化物半導體膜206中造成電荷產生。
接著，將參考圖8A至8D，說明圖2A至2C中所示的電晶體製造方法。
首先，在基底100上形成包含第一基部膜102a及在第一基部膜102a上的第二基部膜102b的基部膜102。然後，在基部膜102上形成成對電極216(請參見圖8A)。
接著，形成氧化物半導體膜206，氧化物半導體膜206是在部份成對電極216上及接觸至少部份成對電極216(請參見圖8B)。之後，以高於450℃且低於基底100的應變點之溫度，較佳地以高於或等於500℃且低於或等於650℃之溫度，執行熱處理，將氧化物半導體膜206釋放的氫經由第二基部膜102b轉移至第一基部膜102a。轉移的氫由第一基部膜102a捕捉。此時，氧化物半導體膜206中的氫濃度小於1x10¹⁹ cm^-3，較佳地小於或等於5x10¹⁸ cm^-3。第一基部膜102a中的氫濃度大於或等於1x10¹⁹ cm^-3且小於或等於5x10²⁰ cm^-3，較佳地大於或等於1x10²⁰ cm^-3且小於或等於3x10²⁰ cm^-3。注意，在設置因熱處理而釋放氧的膜作為第二基部膜102b的情形中，氧能因熱處理而從第二基部膜102b轉移至氧化物半導體膜206。因此，降低氧化物半導體膜206與第二基部膜102b之間的介面處之介面狀態密度及氧化物半導體膜106中的氧空乏。
接著，在氧化物半導體膜206及成對電極216上沈積閘極絕緣膜212(請參見圖8C)。
接著，形成與氧化物半導體膜206重疊的閘極電極204而以閘極絕緣膜212設於其間(請參見圖8D)。
注意，替代地，在形成閘極絕緣膜112或閘極電極204之後，執行類似於形成氧化物半導體膜206之後執行的熱處理之熱處理。
如上所述，氫從氧化物半導體膜206經由第二基部膜102b而轉移至第一基部膜102a，以及，轉移的氫由第一基部膜102a捕捉，因而形成高度純化的氧化物半導體膜206。因此，能製造電晶體的關閉狀態電流顯著地小且電特徵穩定之高度可靠的半導體裝置。
藉由導因於第一基部膜102a捕捉的部份氫而產生的負電荷之操作，電晶體的臨界電壓偏移至正方向。
經由上述製程，形成圖2A至2C中所示的電晶體。
接著，將參考圖3A至3C，說明結構不同於圖1A至1C及圖2A至2C中所述的電晶體之結構的電晶體。
圖3A至3C是電晶體的上視圖及剖面視圖。延著圖3A中的虛線A-B之剖面及延著圖3A中的虛線C-D之剖面分別對應於圖3B中的剖面A-B及圖3C中的剖面C-D。
於下，將詳述圖3B中的剖面A-B。
圖3A至3C中所示的電晶體包含基底100、基部膜102、氧化物半導體膜306、閘極絕緣膜312、閘極電極304、保護膜318、及成對電極316，基部膜102在基底100上且包含第一基部膜102a及第二基部膜102b，第二基部膜102b在第一膜102a上，氧化物半導體膜306在基部膜102上且包含通道區305、源極區307a、和汲極區307b，閘極絕緣膜312在氧化物半導體膜306及基部膜102上，閘極電極304與氧化物半導體膜306重疊而以閘極絕緣膜312設於其間，保護膜318在閘極電極304及閘極絕緣膜312上，成對電極316在保護膜318上及經由設在閘極絕緣膜312及保護膜318中的開口而接觸源極區307a和汲極區307b。此處，使用分別類似於成對電極116、氧化物半導體膜106、閘極電極104、及閘極絕緣膜112之方法及材料，形成成對電極316、氧化物半導體膜306、閘極電極304、及閘極絕緣膜312。
雖然，在圖3A至3C中，當從上表面觀看時，設在閘極絕緣膜312及保護膜318中的開口的形狀是圓形，但是，本發明不限於此形狀。只要源極區307a和汲極區307b能經由各別開口曝露，則開口的形狀並無特別限制。
當從上表面觀看時，通道區305及閘極電極304具有實質上相同的形狀。注意，源極區307a和汲極區307b包含氮、磷、氫、稀有氣體、等等。
注意，通道區305是高電阻區且源極區307a和汲極區307b是低電阻區。
接著，將參考圖9A至9D，說明圖3A至3C中所示的電晶體製造方法。
首先，在基底100上形成包含第一基部膜102a及在第一基部膜102a上的第二基部膜102b的基部膜102。然後，在基部膜102上形成氧化物半導體膜306。之後，以高於450℃且低於基底100的應變點之溫度，較佳地以高於或等於500℃且低於或等於650℃之溫度，執行熱處理，將氧化物半導體膜306釋放的氫經由第二基部膜102b轉移至第一基部膜102a。轉移的氫由第一基部膜102a捕捉。此時，氧化物半導體膜306中的氫濃度小於1x10¹⁹ cm^-3，較佳地小於或等於5x10¹⁸ cm^-3。第一基部膜102a中的氫濃度大於或等於1x10¹⁹ cm^-3且小於或等於5x10²⁰ cm^-3，較佳地大於或等於1x10²⁰ cm^-3且小於或等於3x10²⁰cm^-3。注意，在設置因熱處理而釋放氧的膜作為第二基部膜102b的情形中，氧能因熱處理而從第二基部膜102b轉移至氧化物半導體膜306。因此，降低氧化物半導體膜306與第二基部膜102b之間的介面處之介面狀態密度及氧化物半導體膜306中的氧空乏。然後，在氧化物半導體膜306及基部膜102上形成閘極絕緣膜312(請參見圖9A)。
接著，形成與氧化物半導體膜306重疊的閘極電極304而以閘極絕緣膜312設於其間。然後，藉由使用閘極電極304作為掩罩，將氮、磷、氫、或稀有氣體添加至部份氧化物半導體膜306。執行添加或是熱處理加上添加，藉以降低未與閘極電極304重疊的氧化物半導體膜306的區域的電阻。因此，形成通道區305、源極區307a、和汲極區307b(請參見圖9B)。注意，此處執行的熱處理可以替代地在形成氧化物半導體膜306之後執行。
接著，在閘極絕緣膜312及閘極電極304之上形成保護膜318，以及，在閘極絕緣膜312及保護膜318中形成各別開口，經由各別開口，各別源極區307a和汲極區307b曝露。然後，形成接觸氧化物半導體膜306的成對電極316(請參見圖9D)。注意，替代地在形成保護膜318或成對電極316之後，可以執行類似於形成氧化物半導體膜306之後執行的熱處理以及被執行以形成源極區307a和汲極區307b的熱處理。
如上所述，氫從氧化物半導體膜306經由第二基部膜102b而轉移至第一基部膜102a，以及，轉移的氫由第一基部膜102a捕捉，因而形成高度純化的氧化物半導體膜306。因此，能製造電晶體的關閉狀態電流顯著地小且電特徵穩定之高度可靠的半導體裝置。
藉由導因於第一基部膜102a捕捉的部份氫而產生的負電荷之操作，電晶體的臨界電壓偏移至正方向。
經由上述製程，形成圖3A至3C中所示的電晶體。
接著，將參考圖4A至4C，說明結構不同於圖1A至1C、圖2A至2C、及圖3A至3C中所述的電晶體之結構的電晶體。
圖4A至4C是電晶體的上視圖及剖面視圖。延著圖4A中的虛線A-B之剖面及延著圖4A中的虛線C-D之剖面分別對應於圖4B中的剖面A-B及圖4C中的剖面C-D。
於下，將詳述圖4B中的剖面A-B。
圖4A至4C中所示的電晶體包含基底100、在基底100上的閘極電極404、遮蓋閘極電極404的閘極絕緣膜412、與閘極電極404重疊而以閘極絕緣膜412設於其間的氧化物半導體膜406、在氧化物半導體膜406上且接觸至少部份氧化物半導體膜406的成對電極416、以及保護膜418，保護膜418在氧化物半導體膜406及成對電極416上且包含第二保護膜418b和在第二保護膜418b上的第一保護膜418a。此處，使用分別類似於閘極電極104、閘極絕緣膜112、氧化物半導體膜106、及成對電極116之方法及材料，形成閘極電極404、閘極絕緣膜412、氧化物半導體膜406、及成對電極416。
注意，使用分別類似於第一基部膜102a和第二基部膜102b的方法及材料，形成第一保護膜418a及第二保護膜418b。
雖然，在圖4A至4C中，閘極電極404未完全地遮蓋氧化物半導體膜406，但是，氧化物半導體膜406可以由閘極電極404完全地遮蓋，以防止光造成氧化物半導體膜406的劣化以及防止光在氧化物半導體膜406中造成電荷產生。
接著，將參考圖10A至10D，說明圖4A至4C中所示的電晶體製造方法。
首先，在基底100上形成閘極電極104。接著，沈積閘極絕緣膜412以遮蓋閘極電極404(請參見圖10A)。
接著，形成與閘極電極404重疊而以閘極絕緣膜412設於其間的氧化物半導體膜406(請參見圖10B)。
接著，形成在氧化物半導體膜406及接觸至少部份氧化物半導體膜406的成對電極416(請參見圖10C)。
接著，在氧化物半導體膜406及成對電極416上形成包含第二保護膜418b及在第二保護膜418b上的第一保護膜418a之保護膜418(請參見圖10D)。之後，以高於450℃且低於基底100的應變點之溫度，較佳地以高於或等於500℃且低於或等於650℃之溫度，執行熱處理，將氧化物半導體膜406釋放的氫經由第二保護膜418b轉移至第一保護膜418a。轉移的氫由第一保護膜418a捕捉。此時，氧化物半導體膜406中的氫濃度小於1x10¹⁹ cm^-3，較佳地小於或等於5x10¹⁸ cm^-3。第一保護膜418a中的氫濃度大於或等於1x10¹⁹ cm^-3且小於或等於5x10²⁰ cm^-3，較佳地大於或等於1x10²⁰ cm^-3且小於或等於3x10²⁰ cm^-3。注意，在設置因熱處理而釋放氧的膜作為第二保護膜418b的情形中，氧能因熱處理而從第二保護膜418b轉移至氧化物半導體膜406。因此，降低氧化物半導體膜406與第二保護膜418b之間的介面處之介面狀態密度及氧化物半導體膜406中的氧空乏。
如上所述，氫從氧化物半導體膜406經由第二保護膜418b而轉移至第一保護膜418a，以及，轉移的氫由第一保護膜418a捕捉，因而形成高度純化的氧化物半導體膜406。因此，能製造電晶體的關閉狀態電流顯著地小且電特徵穩定之高度可靠的半導體裝置。
藉由導因於第一保護膜418a捕捉的部份氫而產生的負電荷之操作，電晶體的臨界電壓偏移至正方向。
經由上述製程，形成圖4A至4C中所示的電晶體。
接著，將參考圖5A至5C，說明結構不同於圖1A至1C、圖2A至2C、圖3A至3C、及圖4A至4C中所述的電晶體之結構的電晶體。
圖5A至5C是電晶體的上視圖及剖面視圖。延著圖5A中的虛線A-B之剖面及延著圖5A中的虛線C-D之剖面分別對應於圖5B中的剖面A-B及圖5C中的剖面C-D。
於下，將詳述圖5B中的剖面A-B。
圖5A至5C中所示的電晶體包含基底100、在基底100上的閘極電極404、遮蓋閘極電極404的閘極絕緣膜412、在閘極絕緣膜412上的成對電極516、接觸至少部份成對電極516及與閘極電極404重疊而以閘極絕緣膜412設於其間的氧化物半導體膜506、以及保護膜518，保護膜518在成對電極516上且包含第二保護膜518b和在第二保護膜518b上的第一保護膜518a。此處，使用分別類似於氧化物半導體膜106、成對電極116、及保護膜418之方法及材料，形成氧化物半導體膜506、成對電極516、及保護膜518。
雖然，在圖5A至5C中，閘極電極404未完全地遮蓋氧化物半導體膜506，但是，氧化物半導體膜506可以由閘極電極404完全地遮蓋，以防止光造成氧化物半導體膜506的劣化以及防止光在氧化物半導體膜506中造成電荷產生。
接著，將參考圖11A至11C，說明圖5A至5C中所示的電晶體製造方法。
首先，在基底100上形成閘極電極404。接著，沈積閘極絕緣膜412以致於遮蓋閘極電極404。然後，在閘極絕緣膜412上形成成對電極516(請參見圖11A)。
接著，形成氧化物半導體膜506，氧化物半導體膜506與閘極電極404重疊而以閘極絕緣膜412設於其間並接觸至少部份成對電極516(請參見圖11B)。
接著，在氧化物半導體膜506及成對電極516上形成包含第二保護膜518b及第一保護膜518a之保護膜518(請參見圖11C)。之後，以高於450℃且低於基底100的應變點之溫度，較佳地以高於或等於500℃且低於或等於650℃之溫度，執行熱處理，將氧化物半導體膜506釋放的氫經由第二保護膜518b轉移至第一保護膜518a。轉移的氫由第一保護膜518a捕捉。此時，氧化物半導體膜506中的氫濃度小於1x10¹⁹ cm^-3，較佳地小於或等於5x10¹⁸ cm^-3。第一保護膜518a中的氫濃度大於或等於1x10¹⁹ cm^-3且小於或等於5x10²⁰ cm^-3，較佳地大於或等於1x10²⁰ cm^-3且小於或等於3x10²⁰ cm^-3。注意，在設置因熱處理而釋放氧的膜作為第二保護膜518b的情形中，氧能因熱處理而從第二保護膜518b轉移至氧化物半導體膜506。因此，降低氧化物半導體膜506與第二保護膜518b之間的介面處之介面狀態密度及氧化物半導體膜506中的氧空乏。
如上所述，氫從氧化物半導體膜506經由第二保護膜518b而轉移至第一保護膜518a，以及，轉移的氫由第一保護膜518a捕捉，因而形成高度純化的氧化物半導體膜506。因此，能製造電晶體的關閉狀態電流顯著地小且電特徵穩定之高度可靠的半導體裝置。
藉由導因於第一保護膜518a捕捉的部份氫而產生的負電荷之操作，電晶體的臨界電壓偏移至正方向。
經由上述製程，形成圖5A至5C中所示的電晶體。
接著，將參考圖6A至6C，說明結構不同於圖1A至1C、圖2A至2C、圖3A至3C、圖4A至4C及圖5A至5C中所述的電晶體之結構的電晶體。
圖6A至6C是電晶體的上視圖及剖面視圖。延著圖6A中的虛線A-B之剖面及延著圖6A中的虛線C-D之剖面分別對應於圖6B中的剖面A-B及圖6C中的剖面C-D。
於下，將詳述圖6B中的剖面A-B。
圖6A至6C中所示的電晶體包含基底100、在基底100上的閘極電極404、遮蓋閘極電極404的閘極絕緣膜412、氧化物半導體膜606、保護膜618、及成對電極616，氧化物半導體膜606在閘極電極404上而以閘極絕緣膜412設於其間且包含通道區605、源極區607a、和汲極區607b，保護膜618在閘極絕緣膜412及氧化物半導體膜606上且包含第二保護膜618b及在第二保護膜618b上的第一保護膜618a，成對電極616在保護膜618上及經由設在絕緣膜618中的開口而接觸源極區607a和汲極區607b。此處，使用分別類似於成對電極116、氧化物半導體膜106、及保護膜418之方法及材料，形成成對電極616、氧化物半導體膜606、及保護膜618。
雖然，在圖6A至6C中，似乎有第一保護膜618a未形成於第二保護膜618b之區域，但是，本發明不限於此結構。舉例而言，第一保護膜618a可以形成在第二保護膜618b的整個表面上。
雖然，在圖6A至6C中，當從上表面觀看時，閘極電極404及通道區605具有實質上相同的形狀，但是，本發明不限於此形狀。閘極電極404及通道區605可以具有彼此不同的形狀。
注意，源極區607a和汲極區607b包含氮、磷、氫、稀有氣體、等等。
注意，通道區605是高電阻區，源極區607a和汲極區607b是低電阻區。
接著，將參考圖12A至12D，說明圖6A至6C中所示的電晶體製造方法。
首先，在基底100上形成閘極電極404。接著，閘極絕緣膜412沈積成遮蓋閘極電極404。然後，形成氧化物半導體膜606，氧化物半導體膜606與閘極電極404重疊，而以閘極絕緣膜412設於其間(請參見圖12A)。
接著，藉由使用光阻掩罩等等作為掩罩，將氮、磷、氫、或稀有氣體添加至部份氧化物半導體膜606。執行添加或是熱處理加上添加，藉以降低未與閘極電極404重疊的氧化物半導體膜606的區域的電阻。因此，形成通道區605、源極區607a、和汲極區307b(請參見圖12B)。注意，藉由使用閘極電極404作為掩罩，以背曝光技術形成光阻掩罩等等。在該情形中，源極區607a與閘極電極404重疊的區域以及汲極區607b與閘極電極404重疊的區域縮減；因此，寄生電容降低。因此，電晶體的操作速度增加。此外，用於形成光阻掩罩的光罩數目減少，因而電晶體的製造成本降低，這是較佳的。
接著，藉由在氧化物半導體膜606及閘極絕緣膜412上依序地沈積第二保護膜638b及第一保護膜638a，以形成保護膜638(請參見圖12C)。之後，以高於450℃且低於基底100的應變點之溫度，較佳地以高於或等於500℃且低於或等於650℃之溫度，執行熱處理，將氧化物半導體膜606釋放的氫經由第二保護膜638b轉移至第一保護膜638a。轉移的氫由第一保護膜638a捕捉。此時，氧化物半導體膜606中的氫濃度小於1x10¹⁹ cm^-3，較佳地小於或等於5x10¹⁸ cm^-3。第一保護膜638a中的氫濃度大於或等於1x10¹⁹ cm^-3且小於或等於5x10²⁰ cm^-3，較佳地大於或等於1x10²⁰ cm^-3且小於或等於3x10²⁰ cm^-3。注意，在設置因熱處理而釋放氧的膜作為第二保護膜638b的情形，氧能因熱處理而從第二保護膜638b轉移至氧化物半導體膜606。因此，降低氧化物半導體膜606與第二保護膜638b之間的介面處之介面狀態密度及氧化物半導體膜606中的氧空乏。
在保護膜638中形成使各別源極區607a和汲極區607b曝露的各別開口、沈積導體膜、然後處理導體膜及第一保護膜638a，以此方式，形成包含第二保護膜618b及第一保護膜618a之保護膜618，第一保護膜618a在第二保護膜618b及接觸氧化物半導體膜606的成對電極616上(請參見圖12D)。雖然藉由處理導體膜而與成對電極616的形成同時地處理第一保護膜638a，但不限於此結構，第一保護膜638a不一定要被處理。
經由上述製程，形成圖6A至6C中所示的電晶體。
本實施例能與其它實施例適當結合實施。 [實施例2]
在本實施例中，將說明使用實施例1中所述的電晶體製造的液晶顯示裝置。注意，雖然在本實施例中說明本發明之一實施例應用至液晶顯示裝置的實例，但是，本發明不限於本實施例。舉例而言，習於此技藝者容易想到本發明的實施例應用至電場(EL)顯示裝置，電場(EL)顯示裝置是發光裝置之一。
圖13是主動矩陣液晶顯示裝置的電路圖。液晶顯示裝置包含源極線SL_1至SL_a、閘極線GL_1至GL_b、及多數個像素2200。每一像素2200均包含電晶體2230、電容器2220、及液晶元件2210。具有此配置的多數個像素2200形成液晶顯示裝置的像素部。在簡述源極線或閘極線的情形中，在某些情形其表示為源極線SL或閘極線GL。
使用本發明的一實施例之實施例1中所述的電晶體作為電晶體2230。由於實施例1中所述的電晶體是包含具有有利的電特徵的氧化物半導體之電晶體，所以，能取得具有高顯示品質和低耗電的液晶顯示裝置。
閘極線GL連接至電晶體2230的閘極，源極線SL連接至電晶體2230的源極，以及，電晶體2230的汲極連接至電容器2220的電容電極中之一以及液晶元件2210的像素電極中之一。電容器2220的電容電極中的另一電極及液晶元件2210的像素電極中的其它電極均連接至共同電極。注意，在與閘極線GL相同的層中，使用相同的材料，形成共同電極。
此外，閘極線GL連接至閘極驅動電路。閘極驅動電路包含實施例1中所述的電晶體。
源極線SL連接至源極驅動電路。源極驅動電路包含實施例1中所述的電晶體。
閘極驅動電路及源極驅動電路中之一或二者形成於分別製備的基底上、以及藉由例如玻璃上晶片(COG)法、接線接合法、或捲帶式自動接合(TAB)法而連接。
由於電晶體容易由靜電等破壞，所以，較佳地設置保護電路。較佳地使用非線性元件以形成保護電路。
當高於或等於電晶體2230的臨界電壓之電壓施加至閘極線GL時，從源極線SL供應的電荷作為電晶體2230的汲極電流流動，以及累積在電容器2220中。在對一列充電之後，在列中的電晶體2230關閉，以及，停止從源極線SL施加電壓；但是，藉由累積在電容器2220中的電荷，保持所需的電壓。然後，下一列中的電容器2220的充電開始。依此方式，執行用於第一列至第b列的充電。汲極電流是在電晶體中從源極經過通道而流至汲極的電流。當閘極電壓高於臨界電壓時，汲極電流流動。
在使用具有小的關閉狀態電流的電晶體作為電晶體2230之情形中，電壓保持的時間週期加長。藉由此效用，在顯示具有少動作的影像(包含靜態影像)之情形中，顯示重寫頻率降低；因此，能進一步降低耗電。此外，電容器2220的電容進一步降低，以致於用於充電的耗電降低。
如上所述，根據本發明的一實施例，提供具有高顯示品質及低耗電的液晶顯示裝置。
本實施例能與其它實施例適當結合實施。 [實施例3]
在本實施例中，將說明使用實施例1中所述的電晶體以製造半導體記憶體裝置的實施例。
依電性半導體記憶體裝置的典型實施例包含動態隨機存取記憶體(DRAM)及靜態隨機存取記憶體(SRAM)，動態隨機存取記憶體(DRAM)藉由選取包含在記憶元件中的電晶體以及在電容器中累積電荷以儲存資料，靜態隨機存取記憶體(SRAM)使用例如正反器等電路以固持儲存的資料。
非依電性半導體記憶體裝置的典型實施例包含快閃記憶體，其在電晶體的閘極電極與通道形成區之間具有節點以及藉由將電荷固持在節點中以儲存資料。
實施例1中所述的電晶體應用至包含於上述半導體記憶體裝置中的某些電晶體。
首先，將參考圖14A及14B，說明應用實施例1中所述的電晶體之包含在半導體記憶體裝置中的記憶胞。
記憶胞包含位元線BL、字線WL、感測放大器SAmp、電晶體Tr、及電容器C(請參見圖14A)。
注意，歸因於電晶體Tr的關閉狀態電流，固持在電容器C中的電壓如圖14B所示般隨著時間而逐漸地降低。原先從V0至V1充電的電壓隨著時間下降至VA，VA是讀出資料1的限制。此週期稱為固持週期T_1。在二位準記憶胞的情形中，在固持週期T_1之內需要執行更新操作。
此處，當使用實施例1中揭示的電晶體作為電晶體Tr時，由於關閉狀態電流小，固持週期T_1增加。亦即，降低更新操作的頻率；因此，降低耗電。舉例而言，藉由使用包含高純化氧化物半導體膜及關閉狀態電流小於或等於1 x 10^-21 A、較佳地小於或等於1 x 10^-24 A之電晶體以形成記憶胞的情形中，在無電力下，仍然能將資料固持數日至數十年。
如上所述，根據本發明的一實施例，提供具有高可靠度及低耗電的半導體記憶體裝置。
接著，將參考圖15A及15B，說明應用實施例1中所述的電晶體之包含於半導體記憶體裝置中的記憶胞，其不同於圖14A及14B中的記憶胞。
圖15A是記憶胞的電路圖。記憶胞包含電晶體Tr_1、連接至電晶體Tr_1的閘極之閘極線GL_1、連接至電晶體Tr_1的源極之源極線SL_1、電晶體Tr_2、連接至電晶體Tr_2的源極之源極線SL_2、連接至電晶體Tr_2的汲極之汲極線DL_2、電容器C、連接至電容器C的一端之電容器線CL、以及連接至電容器C的另一端之節點N、電晶體Tr_1的汲極、以及電晶體Tr_2的閘極。
圖15A中所示的記憶胞利用取決於節點N的電位之電晶體Tr_2的臨界電壓改變。舉例而言，圖15B顯示電容器線CL的電壓V_CL與流經電晶體Tr_2的汲極電流Ids_2之間的關係。
此處，經由電晶體Tr_1，調整節點N的電壓。舉例而言，源極線SL_1的電位設定於VDD。在此情形中，當閘極線GL_1的電位設定在高於或等於VDD加上電晶體Tr_1的臨界電壓Vth而取得的電位時，節點N的電位是高的(HIGH)。此外，當閘極線GL_1的電位設定在低於或等於電晶體Tr_1的臨界電壓Vth時，節點N的電位是低的(LOW)。
如此，取得V_CL-Ids_2曲線(N=LOW)或是V_CL-Ids_2曲線(N=HIGH)。亦即，當N=LOW時，在V_CL為0V時，Ids_2是小的；因此，儲存資料0。此外，當N=HIGH時，在V_CL為0V時，Ids_2是大的；因此，儲存資料1。依此方式，儲存資料。
此處，當實施例1中所述的電晶體作為電晶體Tr_1時，電晶體的關閉狀態電流顯著降低；因此，能夠抑制因流經電晶體Tr_1的源極與汲極之間而累積在節點N中的電荷之非有意的洩漏。結果，能長時間地固持資料。此外，由於根據本發明的一實施例之電晶體Tr_1的臨界電壓受調整，所以，能降低寫入所需的電壓；因此，耗電比快閃記憶體等等更低。
注意，實施例1中所述的電晶體可以作為電晶體Tr_2。
如上所述，根據本發明的一實施例，取得具有長期高可靠度及低耗電的半導體記憶體裝置。
本實施例能與其它實施例適當結合實施。 [實施例4]
以實施例1中所述的電晶體用於至少部份中央處理單元(CPU)，以形成CPU。
圖16A是方塊圖，顯示CPU的具體配置。圖16A中所示的CPU包含設於基底1190上的算術邏輯單元(ALU)1191、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面(滙流排I/F)1198、可重寫ROM(唯讀記憶體)1199、及ROM(唯讀記憶體)介面(ROM I/F)1189。使用半導體基底、SOI基底、玻璃基底、等等作為基底1190。ROM 1199及ROM介面1189可以各別設於分開的晶片上。顯然地，圖16A中所示的CPU僅為配置簡化的實施例，真實的CPU可以視應用而具有各式各樣配置。
經由匯流排介面1198輸入至CPU的指令輸入至指令解碼器1193並於其中被解碼，然後，輸入至ALU控制器1192、中斷控制器1194、暫存器控制器1197、及時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、及時序控制器1195根據被解碼的指令以執行各種控制。具體而言，ALU控制器1192產生用於控制ALU 1191的操作之訊號。當CPU正執行程式時，中斷控制器1194根據中斷請求的優先等級或遮罩狀態而判斷中斷請求來自外部輸入/輸出裝置或週邊電路，以及處理請求。暫存器控制器1197產生暫存器1196的位址，以及，根據CPU的狀態而對暫存器1196讀/寫資料。
時序控制器1195產生用於控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194、及暫存器控制器1197的操作時序之訊號。舉例而言，時序控制器1195包含根據參考時脈訊號CLK1以產生內部時脈訊號CLK2的內部時脈產生部，以及，供應時脈訊號CLK2至上述電路。
在圖16A中所示的CPU中，記憶元件設於暫存器1196中。實施例3中所述的記憶元件可以作為設於暫存器1196中的記憶元件。
在圖16A中所示的CPU中，暫存器控制器1197根據來自ALU 1191的指令以選取將資料固持於暫存器1196中的操作。亦即，暫存器控制器1197選取資料是否由包含在暫存器1196中的記憶元件中的反相元件或電容器固持。當選取由反相元件固持資料時，電源電壓供應至暫存器1196中的記憶元件。當選取由電容器固持資料時，資料在電容器中被重寫，以及，停止電源電壓供應至暫存器1196中的記憶元件。
如圖16B或圖16C中所示般，藉由在記憶元件組與被供予電源電位VDD或電源電位VSS的節點之間設置切換元件，能停止電源電壓的供應。於下將說明圖16B及16C中所示的電路。
在圖16B及16C中均顯示包含實施例1中所示的電晶體之記憶體電路的配置實例作為切換元件，用於控制電源電位對記憶元件的供應。
圖16B中所示的記憶體裝置包含切換元件1141及記憶元件組1143，記憶元件組1143包含多數個記憶元件1142。具體而言，使用實施例3中所述的記憶元件作為每一記憶元件1142。包含於記憶元件組1143中的每一記憶元件1142經由切換元件1141而被供予高位準電源電位VDD。此外，包含於記憶元件組1143中的每一記憶元件1142被供予訊號IN的電位及低位準電源電位VSS的電位。
在圖16B中，使用實施例1中所述的具有顯著小的關閉狀態電流之電晶體作為切換元件1141，以及，由供應至其閘極的訊號SigA控制電晶體的切換。
注意，圖16B顯示切換元件1141僅包含一個電晶體的配置；但是，不侷限於此，切換元件1141可以包含多數個電晶體。在切換元件1141包含多數個作為切換元件的電晶體的情形中，多數個電晶體可以彼此並聯、串聯、或並聯及串聯之結合。
在圖16C中，顯示記憶體裝置的實施例，其中，包含於記憶元件組1143中的每一記憶元件1142經由切換元件1141而被供予低位準電源電位VSS。低位準電源電位VSS對包含於記憶元件組1143中的每一記憶元件1142的供應由切換元件1141控制。
即使在切換元件設於記憶元件組與被供予電源電位VDD或電源電位VSS的節點、CPU的操作被暫時停止及電源電壓的供應停止的情形中，資料仍能被固持；因此，耗電降低。舉例而言，當個人電腦的使用者未停止輸入資料至例如鍵盤等輸入裝置時，CPU的操作停止，以致於耗電降低。
雖然以CPU為例說明，但是電晶體也可以應用至例如數位訊號處理器(DSP)等LSI、客製LSI、或現場可編程閘陣列(FPGA)。
本實施例可以與其它實施例適當地結合實施。 [實施例5]
在本實施例中，將說明應用實施例1至4中任何實施例之電子裝置的實例。
圖17A顯示可攜式資訊終端。圖17A中所示的可攜式資訊終端包含機殼9300、按鈕9301、麥克風9302、顯示部9303、揚聲器9304、及相機9305、以及具有作為行動電話的功能。本發明的一實施例能應用至顯示部9303及相機9305。雖然未顯示，但是，本發明的一實施例也能應用至主體中的算術單元、無線電路、或是記憶體電路。
圖17B顯示包含機殼9310及顯示部9311的顯示器。本發明的一實施例能應用至顯示部9311。藉由應用本發明的一實施例，即使當顯示部9311的尺寸增加時，仍然能提供具有高顯示品質及低耗電的顯示器。
圖17C顯示數位靜態相機。圖17C中所示的數位靜態相機包含機殼9320、按鈕9321、麥克風9322、及顯示部9323。本發明的一實施例能應用至顯示部9323。雖然未顯示，但是，本發明的一實施例也應用至記憶體電路或是影像感測器。
藉由應用本發明的實施例，電子裝置的耗電降低，以及電子裝置的可靠度增進。
本實施例能與其它實施例適當地結合實施。 [實例1]
在本實例中，將使用接受熱處理的樣品及未接受熱處理的樣品之SIMS結果，說明從氧化物半導體膜釋放的氫經由氫可滲透膜轉移至氫捕捉膜的具體實例。
製備多個樣品，其中，300 nm厚的氧化物半導體膜(In-Ga-Zn-O膜)沈積於石英基底，5 nm厚的氧化矽膜沈積於氧化物半導體膜，以及，300 nm厚的氧氮化物膜(In-Ga-Zn-O-N膜)沈積於氧化矽膜上。
在下述條件下，以濺射法沈積氧化物半導體膜：使用In-Ga-Zn-O靶(In₂O₃：ZnO：Ga₂O₃=1：1：2[莫耳比])，施加於靶與基底之間的電功率設定於500 W(DC)，沈積壓力設定於0.4 Pa，沈積氣體為30 sccm流量的氬及15 sccm流量的氧，以及熱處理期間的基底表面之溫度設定於200℃。
在下述條件下，以濺射法沈積氧化矽膜：使用合成石英靶，沈積電功率設定於1 kW，沈積壓力設定於0.4 Pa，沈積氣體為25 sccm流量的氬及25 sccm流量的氧，以及熱處理期間的基底表面之溫度設定於100℃。
在下述條件下，以濺射法沈積氧氮化物膜：使用In-Ga-Zn-O靶(In₂O₃：ZnO：Ga₂O₃=1：1：2[莫耳比])，沈積電功率設定於500 W，沈積壓力設定於0.4 Pa，沈積氣體為40 sccm流量的氬，以及熱處理期間的基底表面之溫度設定於200℃。
圖18A顯示以SIMS測量的深度方向之氫的濃度分佈，圖18B顯示以SIMS測量的深度方向之氫的濃度分佈。此處，範圍6001顯示氧氮化物膜，範圍6002顯示氧化矽膜，範圍6003顯示氧化物半導體膜，範圍6004顯示石英基底。注意，範圍6002未量化。此外，在導因於間質效應而未取得每一層的近處中之區域中的準確量化值。注意，使用CAMECA Société par Actions Simplifiée(SAS)製造的IMS 7fR，執行SIMS分析。
在圖18A中，細線6010表示立即在沈積後的狀態中樣品的氫濃度分佈，粗線6020表示在沈積後在氮氛圍中接受550℃的熱處理一小時之樣品的氫濃度分佈。此濃度分佈顯示藉由執行熱處理，氧化物半導體膜中的氫濃度降低以及氧氮化物中的氫濃度增加，亦即，藉由熱處理，氫從氧化物半導體膜經由氧化矽膜轉移至氧氮化物膜。
在圖18B中，細線6030表示立即在沈積後的狀態中樣品的氫濃度分佈，粗線6040表示在沈積後在氮氛圍中接受550℃的熱處理一小時之樣品的氫濃度分佈。此濃度分佈顯示熱處理之前及之後樣品中的氮濃度分佈幾乎未變化。
本申請案根據2011年3月25日向日本專利局申本請的日本專利申請序號2011-067195之申請案，其整體內容於此一併列入參考。
100‧‧‧基底
102‧‧‧基部膜
102a‧‧‧第一基部膜
102b‧‧‧第二基部膜
104‧‧‧閘極電極
106‧‧‧氧化物半導體膜
112‧‧‧閘極絕緣膜
116‧‧‧成對電極
136‧‧‧氧化物半導體膜
204‧‧‧閘極電極
206‧‧‧氧化物半導體膜
212‧‧‧閘極絕緣膜
216‧‧‧成對電極
304‧‧‧閘極電極
305‧‧‧通道區
306‧‧‧氧化物半導體膜
307a‧‧‧源極區
307b‧‧‧汲極區
312‧‧‧閘極絕緣膜
316‧‧‧成對電極
318‧‧‧保護膜
404‧‧‧閘極電極
406‧‧‧氧化物半導體膜
412‧‧‧閘極絕緣膜
416‧‧‧成對電極
418‧‧‧保護膜
418a‧‧‧第一保護膜
418b‧‧‧第二保護膜
504‧‧‧閘極電極
506‧‧‧氧化物半導體膜
516‧‧‧成對電極
518‧‧‧保護膜
518a‧‧‧第一保護膜
518b‧‧‧第二保護膜
605‧‧‧通道區
606‧‧‧氧化物半導體膜
607a‧‧‧源極區
607b‧‧‧汲極區
612‧‧‧閘極絕緣膜
616‧‧‧成對電極
618‧‧‧保護膜
618a‧‧‧第一保護膜
618b‧‧‧第二保護膜
638‧‧‧保護膜
638a‧‧‧第一保護膜
638b‧‧‧第二保護膜
1141‧‧‧切換元件
1142‧‧‧記憶元件
1143‧‧‧記憶元件組
1189‧‧‧唯讀記憶體介面
1190‧‧‧基底
1191‧‧‧算術邏輯單元
1192‧‧‧算術邏輯單元控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧唯讀記憶體
2200‧‧‧像素
2210‧‧‧液晶元件
2220‧‧‧電容器
2230‧‧‧電晶體
9300‧‧‧機殼
9301‧‧‧按鈕
9302‧‧‧麥克風
9303‧‧‧顯示部
9304‧‧‧揚聲器
9305‧‧‧相機
9310‧‧‧機殼
9311‧‧‧顯示部
9320‧‧‧機殼
9321‧‧‧按鈕
9322‧‧‧麥克風
9323‧‧‧顯示部
圖1A至1C是上視圖及剖面視圖，顯示根據本發明的一實施例之半導體裝置的實施例。
圖2A至2C是上視圖及剖面視圖，顯示根據本發明的實施例之半導體裝置的實施例。
圖3A至3C是上視圖及剖面視圖，顯示根據本發明的一實施例之半導體裝置的實施例。
圖4A至4C是上視圖及剖面視圖，顯示根據本發明的一實施例之半導體裝置的實施例。
圖5A至5C是上視圖及剖面視圖，顯示根據本發明的一實施例之半導體裝置的實施例。
圖6A至6C是上視圖及剖面視圖，顯示根據本發明的一實施例之半導體裝置的實施例。
圖7A至7D是剖面視圖，顯示對應於圖1A至1C中的半導體裝置之半導體裝置製造方法的實施例。
圖8A至8D是剖面視圖，顯示對應於圖2A至2C中的半導體裝置之半導體裝置製造方法的實施例。
圖9A至9D是剖面視圖，顯示對應於圖3A至3C中的半導體裝置之半導體裝置製造方法的實施例。
圖10A至10D是剖面視圖，顯示對應於圖4A至4C中的半導體裝置之半導體裝置製造方法的實施例。
圖11A至11C是剖面視圖，顯示對應於圖5A至5C中的半導體裝置之半導體裝置製造方法的實施例。
圖12A至12D是剖面視圖，顯示對應於圖6A至6C中的半導體裝置之半導體裝置製造方法的實施例。
圖13是電路圖，顯示根據本發明的一實施例之液晶顯示裝置的實施例。
圖14A是電路圖，顯示根據本發明的一實施例之半導體記憶體裝置的實施例，圖14B是顯示其電特徵的圖形。
圖15A是電路圖，顯示根據本發明的一實施例之半導體記憶體裝置的實施例，圖15B是顯示其電特徵的圖形。
圖16A是方塊圖，顯示根據本發明的一實施例的CPU的具體實施例，以及，圖16B和16C是電路圖，均顯示部份CPU。
圖17A至17C是透視圖，顯示均配備有根據本發明的一實施例之半導體裝置的電子裝置的實施例。
圖18A及18B顯示以SIMS測量之深度方向上氫及氮的濃度分佈。
100‧‧‧基底
102‧‧‧基部膜
102a‧‧‧第一基部膜
102b‧‧‧第二基部膜
104‧‧‧閘極電極
106‧‧‧氧化物半導體膜
112‧‧‧閘極絕緣膜
116‧‧‧成對電極

权利要求:
Claims (42)
[1] 一種半導體裝置的製造方法，包括下述步驟：在基底上形成基部膜；在該基部膜上形成氧化物半導體膜；執行熱處理以從該氧化物半導體膜釋放氫；在該氧化物半導體膜上形成接觸至少部份該氧化物半導體膜的成對電極；在該氧化物半導體膜上形成閘極絕緣膜；以及在該氧化物半導體膜上形成閘極電極而以該閘極絕緣膜設於其間，其中，該基部膜包括依序堆疊的氫捕捉膜及氫可滲透膜。
[2] 如申請專利範圍第1項之半導體裝置的製造方法，其中，藉由該熱處理，從該氧化物半導體膜釋放的氫經由該氫可滲透膜轉移至該氫捕捉膜。
[3] 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氫可滲透膜包括氧化物膜，以及其中，藉由執行該熱處理，氧從該氫可滲透膜轉移至該氧化物半導體膜。
[4] 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氫捕捉膜及該氧化物半導體膜包括至少一金屬元素，及其中，該氫可滲透膜未包含該金屬元素。
[5] 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氫捕捉膜包括含銦的氧氮化物膜，以及其中，該氫可滲透膜包括氧化矽膜或氧氮化矽膜。
[6] 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氧化物半導體膜包括In-Ga-Zn-O為基礎的膜，以及其中，該氫捕捉膜包括In-Ga-Zn-O-N為基礎的膜。
[7] 如申請專利範圍第1項之半導體裝置的製造方法，其中，該氫可滲透膜的厚度小於或等於5 nm。
[8] 如申請專利範圍第1項之半導體裝置的製造方法，其中，該熱處理的溫度高於450℃且低於該基底的應變點。
[9] 如申請專利範圍第1項之半導體裝置的製造方法，其中，在該熱處理之後，該氫捕捉膜中的氫濃度大於或等於1 x 10¹⁹ cm^-3且小於或等於5 x 10²⁰ cm^-3。
[10] 如申請專利範圍第1項之半導體裝置的製造方法，又包括下述步驟：將雜質添加至該部份氧化物半導體膜。
[11] 一種半導體裝置的製造方法，包括下述步驟：在基底上形成閘極電極；形成閘極絕緣膜以遮蓋該閘極電極；在該閘極絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成成對電極，該成對電極接觸至少部份該氧化物半導體膜；在該氧化物半導體膜及該成對電極上形成保護膜；以及執行熱處理以從該氧化物半導體膜釋放氫，其中，該保護膜包括依序堆疊的氫捕捉膜及氫可滲透膜。
[12] 如申請專利範圍第11項之半導體裝置的製造方法，其中，藉由該熱處理，從該氧化物半導體膜釋放的氫經由該氫可滲透膜轉移至該氫捕捉膜。
[13] 如申請專利範圍第11項之半導體裝置的製造方法，其中，該氫可滲透膜包括氧化物膜，以及其中，藉由執行該熱處理，氧從該氫可滲透膜轉移至該氧化物半導體膜。
[14] 如申請專利範圍第11項之半導體裝置的製造方法，其中，該氫捕捉膜及該氧化物半導體膜包括至少一金屬元素，及其中，該氫可滲透膜未包含該金屬元素。
[15] 如申請專利範圍第11項之半導體裝置的製造方法，其中，該氫捕捉膜包括含銦的氧氮化物膜。
[16] 如申請專利範圍第11項之半導體裝置的製造方法，其中，該氫可滲透膜包括氧化矽膜或氧氮化矽膜。
[17] 如申請專利範圍第11項之半導體裝置的製造方法，其中，該氧化物半導體膜包括In-Ga-Zn-O為基礎的膜，以及其中，該氫捕捉膜包括In-Ga-Zn-O-N為基礎的膜。
[18] 如申請專利範圍第11項之半導體裝置的製造方法，其中，該氫可滲透膜的厚度小於或等於5 nm。
[19] 如申請專利範圍第11項之半導體裝置的製造方法，其中，該熱處理的溫度高於450℃且低於該基底的應變點。
[20] 一種半導體裝置的製造方法，包括下述步驟：在基底上形成第一絕緣膜；在該第一絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成接觸至少部份該氧化物半導體膜的成對電極；在該氧化物半導體膜及該成對電極上形成第二絕緣膜；以及執行熱處理，其中，該第一絕緣膜及該第二絕緣膜中之一包括堆疊的第三絕緣膜及第四絕緣膜，該第三絕緣膜與該氧化物半導體膜相鄰，其中，藉由該熱處理，氫從該氧化物半導體膜經由該第三絕緣膜轉移至該第四絕緣膜，其中，該氫由該第四絕緣膜捕捉。
[21] 如申請專利範圍第20項之半導體裝置的製造方法，其中，該第三絕緣膜包括氧化物膜，以及其中，藉由執行該熱處理，氧從該第三絕緣膜轉移至該氧化物半導體膜。
[22] 如申請專利範圍第20項之半導體裝置的製造方法，其中，該第四絕緣膜及該氧化物半導體膜包括至少一金屬元素，及其中，該第三絕緣膜未包括該金屬元素。
[23] 如申請專利範圍第20項之半導體裝置的製造方法，其中，該第四絕緣膜包括含銦的氧氮化物膜。
[24] 如申請專利範圍第20項之半導體裝置的製造方法，其中，該第三絕緣膜包括氧化矽膜或氧氮化矽膜。
[25] 如申請專利範圍第20項之半導體裝置的製造方法，其中，該氧化物半導體膜包括In-Ga-Zn-O為基礎的膜，以及其中，該第四絕緣膜包括In-Ga-Zn-O-N為基礎的膜。
[26] 如申請專利範圍第20項之半導體裝置的製造方法，其中，該第三絕緣膜的厚度小於或等於5 nm。
[27] 如申請專利範圍第20項之半導體裝置的製造方法，其中，該熱處理的溫度高於450℃且低於該基底的應變點。
[28] 一種半導體裝置，包括：基部膜；在該基部膜上的氧化物半導體膜；閘極絕緣膜，在該氧化物半導體膜上；閘極電極，在該氧化物半導體膜上而以該閘極絕緣膜設於其間；以及成對電極，接觸至少部份該氧化物半導體膜，其中，該基部膜包括氫捕捉膜及氫可滲透膜，該氫捕捉膜及該氫可滲透膜依此次序堆疊。
[29] 如申請專利範圍第28項之半導體裝置，其中，該氫捕捉膜包括包含銦的氧氮化物膜，以及其中，該氫可滲透膜包括氧化矽膜或氧氮化矽膜。
[30] 如申請專利範圍第28項之半導體裝置，其中，該氧化物半導體膜包括In-Ga-Zn-O為基礎的膜，以及其中，該氫捕捉膜包括In-Ga-Zn-O-N為基礎的膜。
[31] 如申請專利範圍第28項之半導體裝置，其中，該氫可滲透膜的厚度小於或等於5 nm。
[32] 如申請專利範圍第28項之半導體裝置，其中，該氫可滲透膜配置成藉由熱處理將氧轉移至該氧化物半導體膜。
[33] 一種半導體裝置，包括：閘極電極；閘極絕緣膜，遮蓋該閘極電極；氧化物半導體膜，在該閘極電極上而以該閘極絕緣膜設於其間；成對電極，接觸至少部份該氧化物半導體膜，以及保護膜，在該氧化物半導體膜上，其中，該保護膜包括氫可滲透膜及氫捕捉膜，該氫捕捉膜及該氫可滲透膜依此次序堆疊。
[34] 如申請專利範圍第33項之半導體裝置，其中，該氫捕捉膜包括包含銦的氧氮化物膜，以及其中，該氫可滲透膜包括氧化矽膜或氧氮化矽膜。
[35] 如申請專利範圍第33項之半導體裝置，其中，該氧化物半導體膜包括In-Ga-Zn-O為基礎的膜，以及其中，該氫捕捉膜包括In-Ga-Zn-O-N為基礎的膜。
[36] 如申請專利範圍第33項之半導體裝置，其中，該氫可滲透膜的厚度小於或等於5 nm。
[37] 如申請專利範圍第33項之半導體裝置，其中，該氫可滲透膜配置成藉由熱處理將氧轉移至該氧化物半導體膜。
[38] 一種半導體裝置，包括：第一絕緣膜；氧化物半導體膜，在該第一絕緣膜上；成對電極，在至少部份該氧化物半導體膜上且接觸該至少部份氧化物半導體膜；以及第二絕緣膜，在該氧化物半導體膜及該成對電極上，其中，該第一絕緣膜及該第二絕緣膜中之一包括堆疊的第三絕緣膜及第四絕緣膜，該第三絕緣膜與該氧化物半導體膜相鄰，其中，該第三絕緣膜及該第四絕緣膜配置成藉由熱處理而使氫從該氧化物半導體膜經由該第三絕緣膜轉移至該第四絕緣膜，其中，該氫由該第四絕緣膜捕捉。
[39] 如申請專利範圍第38項之半導體裝置，其中，該第四絕緣膜包括包含銦的氧氮化物膜，以及其中，該第三絕緣膜包括氧化矽膜或氧氮化矽膜。
[40] 如申請專利範圍第38項之半導體裝置，其中，該氧化物半導體膜包括In-Ga-Zn-O為基礎的膜，以及其中，該第四絕緣膜包括In-Ga-Zn-O-N為基礎的膜。
[41] 如申請專利範圍第38項之半導體裝置，其中，第三絕緣膜的厚度小於或等於5 nm。
[42] 如申請專利範圍第38項之半導體裝置，其中，該第三絕緣膜配置成藉由熱處理將氧轉移至該氧化物半導體膜。

类似技术:

公开号 | 公开日 | 专利标题

TWI527127B|2016-03-21|半導體裝置及其製造方法

JP6110975B2|2017-04-05|積層構造体、及びその作製方法

US10109743B2|2018-10-23|Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device

KR102320341B1|2021-11-03|반도체 장치 및 반도체 장치의 제작 방법

JP5923342B2|2016-05-24|半導体装置

JP6197075B2|2017-09-13|半導体装置

TWI553860B|2016-10-11|半導體裝置

US8841165B2|2014-09-23|Semiconductor device and method for manufacturing the same

JP5986392B2|2016-09-06|半導体装置

同族专利:

公开号 | 公开日

US20120241737A1|2012-09-27|

KR101963703B1|2019-04-01|

KR20120109368A|2012-10-08|

JP2016189483A|2016-11-04|

JP5963488B2|2016-08-03|

US9397225B2|2016-07-19|

US8956944B2|2015-02-17|

TWI527127B|2016-03-21|

JP2012216793A|2012-11-08|

US20150137123A1|2015-05-21|

JP6149141B2|2017-06-14|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

US7503975B2|2000-06-27|2009-03-17|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and fabrication method therefor|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

JP2003297956A|2002-04-04|2003-10-17|Toshiba Corp|半導体記憶装置及びその製造方法|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

JP5126729B2|2004-11-10|2013-01-23|キヤノン株式会社|画像表示装置|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

JP5244293B2|2004-12-02|2013-07-24|株式会社半導体エネルギー研究所|表示装置|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

JP4812310B2|2005-03-09|2011-11-09|富士通株式会社|磁気メモリ装置及びその製造方法|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|

JP5078246B2|2005-09-29|2012-11-21|株式会社半導体エネルギー研究所|半導体装置、及び半導体装置の作製方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

JP5105842B2|2006-12-05|2012-12-26|キヤノン株式会社|酸化物半導体を用いた表示装置及びその製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

KR101400699B1|2007-05-18|2014-05-29|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 기판 및 반도체 장치 및 그 제조 방법|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

KR100962989B1|2008-01-09|2010-06-10|삼성모바일디스플레이주식회사|박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치|

US8261751B2|2008-07-08|2012-09-11|Olympus Medical Systems Corp.|Guiding system, position controlling apparatus, and guiding method|

JP2010073733A|2008-09-16|2010-04-02|Fujifilm Corp|トランジスタ基板及び有機エレクトロルミネッセンス表示装置|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

KR101603303B1|2008-10-31|2016-03-14|가부시키가이샤 한도오따이 에네루기 켄큐쇼|도전성 산질화물 및 도전성 산질화물막의 제작 방법|

JP4752925B2|2009-02-04|2011-08-17|ソニー株式会社|薄膜トランジスタおよび表示装置|

US8367486B2|2009-02-05|2013-02-05|Semiconductor Energy Laboratory Co., Ltd.|Transistor and method for manufacturing the transistor|

EP2406826B1|2009-03-12|2017-08-23|Semiconductor Energy Laboratory Co, Ltd.|Method for manufacturing semiconductor device|

JP5729707B2|2009-05-28|2015-06-03|シンフィルムエレクトロニクスエーエスエー|拡散バリアで被覆された基板上の半導体デバイス及びその形成方法|

JP5663214B2|2009-07-03|2015-02-04|株式会社半導体エネルギー研究所|半導体装置の作製方法|

JP5640478B2|2009-07-09|2014-12-17|株式会社リコー|電界効果型トランジスタの製造方法及び電界効果型トランジスタ|

KR102181301B1|2009-07-18|2020-11-20|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치 제조 방법|

JP5642447B2|2009-08-07|2014-12-17|株式会社半導体エネルギー研究所|半導体装置|

KR101767035B1|2009-10-01|2017-08-10|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작 방법|

KR101082174B1|2009-11-27|2011-11-09|삼성모바일디스플레이주식회사|유기전계발광 표시 장치 및 그의 제조 방법|

KR101615636B1|2009-12-08|2016-04-27|삼성전자주식회사|트랜지스터 및 상기 트랜지스터를 포함한 전자 장치|

JP5727204B2|2009-12-11|2015-06-03|株式会社半導体エネルギー研究所|半導体装置の作製方法|

US8956944B2|2011-03-25|2015-02-17|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US9012904B2|2011-03-25|2015-04-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US9219159B2|2011-03-25|2015-12-22|Semiconductor Energy Laboratory Co., Ltd.|Method for forming oxide semiconductor film and method for manufacturing semiconductor device|

CN202549848U|2012-04-28|2012-11-21|京东方科技集团股份有限公司|显示装置、阵列基板和薄膜晶体管|TWI545652B|2011-03-25|2016-08-11|半導體能源研究所股份有限公司|半導體裝置及其製造方法|

US9219159B2|2011-03-25|2015-12-22|Semiconductor Energy Laboratory Co., Ltd.|Method for forming oxide semiconductor film and method for manufacturing semiconductor device|

US9012904B2|2011-03-25|2015-04-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US8956944B2|2011-03-25|2015-02-17|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US9419146B2|2012-01-26|2016-08-16|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

JP6050018B2|2012-04-04|2016-12-21|ルネサスエレクトロニクス株式会社|半導体装置および半導体装置の製造方法|

JP6300489B2|2012-10-24|2018-03-28|株式会社半導体エネルギー研究所|半導体装置の作製方法|

US9349593B2|2012-12-03|2016-05-24|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

JP6108898B2|2013-03-19|2017-04-05|株式会社東芝|表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法|

KR20150011702A|2013-07-23|2015-02-02|삼성디스플레이 주식회사|박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법|

CN105659369B|2013-10-22|2019-10-22|株式会社半导体能源研究所|半导体装置及半导体装置的制造方法|

KR102164941B1|2014-01-13|2020-10-14|삼성디스플레이 주식회사|박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법|

KR102006505B1|2014-09-24|2019-08-02|엘지디스플레이 주식회사|유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법|

JP6705663B2|2015-03-06|2020-06-03|株式会社半導体エネルギー研究所|半導体装置およびその作製方法|

JP6611521B2|2015-08-25|2019-11-27|三菱電機株式会社|薄膜トランジスタ及びアレイ基板|

KR20180005311A|2016-07-05|2018-01-16|삼성디스플레이 주식회사|박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법|

US11211467B2|2017-11-09|2021-12-28|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing semiconductor device|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011067195||2011-03-25||

[返回顶部]